This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-145801

(43) Date of publication of application: 21.06.1991

(51)Int.CI.

H01P 1/15 H03K 17/687

(21)Application number: 02-281685

(71)Applicant: RAYTHEON CO

(22)Date of filing:

19.10.1990

(72)Inventor: TSUKII TOSHIKAZU

MILLER MICHAEL D HOUNG S GENE

MCOWEN JR SHERWOOD A

(30)Priority

Priority number: 89 424773

Priority date : 20.10.1989


Priority country: US

(54) HIGH SEPARATIVE PASSIVE SWITCH

(57)Abstract:

PURPOSE: To obtain small size, high speed and high separation by forming by a series circuit of transistors and radio frequency propagation lines provided between the terminals of a switch, and a transistor provided with. at least, a pair of symmetrical parallel (shunt) combining connected between reference potentials.

CONSTITUTION: The switch 10 includes a 1st group 20a (the transistors FETs 1 to 3) and a 2nd group 20b (the transistor FETs 4 to 6). The source electrodes of the FETs 1 to 3 are connected to a reference potential (ground) via a conductor 18a, and the source electrodes of the FETs 4 to 6 are connected to the reference potential via a conductor 18b. A propagation circuit net 15 is connected between the signal terminal of the switch 10 and the transistor FET 7. The source electrode of the FET 7 and a drain electrode are connected between the 2nd terminal 12 of the switch 10 and the propagation circuit net 15. Each of the gate electrodes of the FETs 1 to 6 is connected to a control



terminal 16a via a conductor 16, and the gate electrode of the FET 7 is connected to a control terminal 17a via a conductor 17. If the switch 10 is turned 'off', the FETs 1 to 6 are put into 'on' state and the FET 7 is put into 'off' state.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

[Kind of final disposal of application other than

09 日本国特許庁(JP) 00 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-145801

®Int. Cl. 5

證別記号

庁内整理番号

@公開 平成3年(1991)6月21日

H 01 P 1/15 H 03 K 17/687

8626-5 J

H 03 K 17/687 7827-5 J

審査請求 未請求 請求項の数 5 (全11頁)

高分離性受動スイツチ 50発明の名称

> 類 平2-281685 **②特**

頤 平2(1990)10月19日 223出

優先権主張

アメリカ合衆国カリフオルニア州サンタ・パーパラ、ヴィ @発明者 トシカズ・ツキイ

ア・アンドラ 4152, ナンバー ピー

アメリカ合衆国カリフオルニア州ゴレタ、ブラエパーン・ マイケル・デイー・ミ 四条

ドライブ 6153

アメリカ合衆国カリフオルニア州ゴレタ。ラゴレタ・アベ エス・ジーン・ホウン 明者 79発

ニュー 6173

ドルセツクス、レキシントン(番地なし)

アメリカ合衆国マサチユーセツツ州カウンテイ・オブ・ミ

弁理士 湯浅 恭三 外4名 四代 理 人

レイセオン・カンパニ

最終頁に続く

の出 願 人

W٦

1. 発明の名称

高分離性受動スイッチ

- 2. 特許額求の範囲
- 1. 1対の端子を持つ無線周波スイッチに

各々が制御電極と、第1および第2の電極と を有する少なくとも1対のトランジスタと、

第1の韓部が前記スイッチの第1の端子に 接続された伝搬回路期とを備え、前記トラン ジスタ対の各々の第1および第2の電極の1つが 前配回路網に接続され、更に

創御電極と、第1および第2の電極とを 有する第3のトランジスタを備え、綾郭1および 第2の鼠標の一方の鼠艦が崩記スイッチの第2の 端子に接続され、前記第1および第2の危極の 他方が前記伝播回路期に接続される 無線周波スイッチ。

- 2. 前記トランジスタ対の各々の制御電極が、 前記スイッチの第1の制御端子に接続され、南記 53 のトランジスタの制御電極が前記スイッチの 第2の異なる制御電子に接続される欝水項1記載 の回路。
- 3. 前配トランジスタ対の前記第1および第2の 個額の他方の電極が装準電位に接続される前求項 2 記載の国路。
- 4. 第1の面上にグラウンド面部体を配置し、 かつ第2の反対面上にトランジスタを配置した 基版と、

前記技板の他方の反対側面上に配置され、 前記トランジスタ対の前記電極の他方の電極を 前記括準型位に相互に接続する1対の導体とを 更に備えた請求項3記載の回路。

5. 前記第2の反対面上に配置された前記導体の 各々が、前記基板を介して配置された複数の メッキされたパイアにより放益材の第1の面上に 配置されたグラウンド面群体に接続される請求項 4記載の回路。

3. 発明の詳細な説明

(技術分野)

本発明は、無線周被回路に関し、特に無線周波 スイッチング回路に関する。

(背景技術)

当技術において周知の如く、無線周波スイッチは無線周波システムにおいて多くの爪途を育する。 当技術においてよく知られる1つのタイプのスイッチング回路は、受動的なスイッチング要素としてPINダイオードを使用する。PINダイオードを使用する。PINダイオードを使用する。PINダイオードを使用するこのようなスイッチの一例は、Beidの論文「マイクロ波・スイッチおよび練費器モジュール(Microwave Switch and Attenuator Modules)」(Microwave Journal、1973年7月号、145~148頁)に記載されている。PINダイオード・スイッチは、中程度の切換え速度(即ち、数十ナノ秒程度)および比較的大きな周波数帯域にわたる略々35dBを終える良好な分離の利点を提供する。それにも拘わらず、PINダイオード・スイッチにはいくつかの短所

より提供された分離が比較的劣ったものであったことである。一般に、分離レベルは2万至18G11zの間波数範囲にわたり約35dB以下に限定されてきた。このような分離はある川途においては動えられるものであるが、電子妨害(BCM)における如き他の川途においては、35dB以下の分離は不充分である。35dBを越える分離レベルがしばしば迎収される。このため、高度の分離を要求するこれらの川途においては、上記のPINダイオード方式が川いられてきた。それにもりオイオード方式が川いられてきた。それによりサイオード方式が川いられてきた。それによりナることができるFETに述くスイッチを提供することができるFETに述くスイッチを提供することが記ましい。

(発明の概要)

本売明によれば、少なくとも2つの端子を持つ 無線周波スイッチは少なくとも1対のトラン ジスタを含み、このトランジスタの各々が1つの 制御電優と第1および第2の電極とを有する。 制御電極の各々は、前記第1および第2の電極関 が存在する。特に、1つの短所は、PINダイオードがモノリシック・マイクロ被集機回路と容易に集積されない。特殊の多くの無線問波システムは、システムの性能水邸および信頼性を増しながら、システム・サイズおよびコストを低減するためモノリシック・マイクロ被集積回路をを要求することになろう。更に、多くのシステム川遠が、略々5ナノ秒以下の比較的速いスイッチング速度を必要としている。

小型化およびスイッチング速度の高速化の問題に対する1つの解決法は、金属半導体電界効果トランジスタ (MESFET)に基く受動型スイッチを提供することである。このようなスイッチは、受動型要素として電界効果トランジスタを使用し、これにより出力あるいはドレーン国路のパイアスなしに作動する。これらのトランジスタは、非対称的な直列および並列(シャント)の組合わせで接続されて、特定のスイッチング回路を提供する。しかし、この試みの1つの問題は、これまでこのようなスイッチに

のトランジスタの潮面性を選択的に副翻するため の抑1の制御信号が供給される。このスイッチは 更に、スイッチの増子の1つに接続された第1の 端部を有する無線周波伝搬線を含む。前記第1お よび第2のトランジスタの各々の第1および第2 の危極は、この伝搬線と接続されている。この スイッチは更に、制御電極と第1および第2の 低価を有する第3のトランジスタを含む。この 第3のトランジスタの制御電幅は、前紀第1 および第2の電極間の導道性を割御するため、 第2の制御信号が供給される。第3のトランジス 夕の前記第1および第2の抵極の第1のものは、 無線周波数伝養線の第2の帰部に接続され、 第3のトランジスタの前記第1および第2の電極 の第2のものは、するためのの第2の端子に 接続される。本スイッチは更に、前紀対のトラン ジスタの前記各第1 および第2の電極の第2の ものを基準電位に接続する手段を含む。この ような特定機成により、スイッチの「オフ」状態 において、端子対の端子間の比較的高い分離を

(3)

有するRFスイッチが提供される。 1 対の対称的な 説列 (シャント) 結合が 設けられた F E T を ・ 健用 することにより、 無線周波数エネルギの 包ましくないインピーダンスの不連続性が減少させられる。

ことができよう。

(実施例)

まず第1図において、無線周波スイッチ、 ここでは爪裾単投スイッチ10が、第1の紙20a 即ち複数の世界効果トランジスタFET1乃至 FFT3を含むように示され、各トランジスタは ゲート低橋と、ソース電橋と、ドレーン電極とを 打する。ここで、前配トランジスタは、郑2図 および第2A図に関して更に述べるように企既 半導体世界効果トランジスタ (MESFET) である。しかし、他のトランジスタを代りに使用 スイッチ10は更に、各々がゲート してもよい。 **電板とソース電板とドレーン電極とを有し、かつ・** 木例では各々が上記の如くMESFETである 第2の制即ち複数のトランジスタ、本例では FET4乃至FET6を含むように示される。 こごでは、前記トランジスタFET1乃至FET 3は、そのソース電極(S)が導体18gを介して 共通の基準電位、本例ではグラウンドに接続 されている。同様に、トランジスタFET4乃至

[/] スイッチを提供する。

「本発明の更に別の特質によれば、外部RF接続 および望ましいパイアス接続が、チャンネル化 遊体によって前記RFスイッチに対して行われる。 このような構成の一例として、チャンネル化 された無線周波パッケージは、複数のくぼんだ チャンネルが配置された帯体材料からなるペース を含む。このくぼんだチャンネルの一部は、制御 倡号を無線周波スイッチに接続するため制御線が 配置されている。前記のくぼんだチャンネルの 第2の他の部分は、パッケージ上に配置あるいは 提供された外部コネクタに前記スイッチのRF 信号端子を連結するため散小幅の伝送線が配置 されている。比較的深い、分離されたチャンネル を提供してスイッチを外部回路に連結することに より、RF信号の寄生結合が最小限度に抑えられ、 これによりスイッチの比較的高い分離度を維持

本発明の上記の諸特徴は、本発明自体と共に、 図面の以降の詳細な記述から更によく理解する

FET6のソース電極(S)は、図に示すように 第2の導体18bを介して基準電位に接続されて いる。スイッチ10は、伝搬回路網15を更に含む ように示され、この伝搬回路網15は種組伝送線 である。この伝搬回路期15は、その一端部が スイッチ10の信号蟾子14と接続され、その第2の 端部がトランジスタ、本例ではFET7に接続 されている。トランジスタFET7もまた、制御 電循即ちゲート電極Gとソース電磊とドレーン **指係とを有する。ソース電揺およびドレーン電極** は、スイッチ10の第2韓子12と伝搬回路網15間に 接続される。トランジスタFET1乃至FET3 およびFET4乃至FET5の各々のゲート電極 即ち制御電艦 (G) は、図示のように共通導体16 およびブルアップ抵抗(R)を経て第1の制御 端子l6aに接続される。トランジスタドET7の ゲート電転 (C) は、導体17およびブルアップ 抵抗 (R) を介して第2の制御帽子17aに接続 される。

広帯域の用途の場合は、前配組20a、20bの

(4)

各々における複数の対のトランジスタを提供することが望ましい。前記トランジスタの連続する・ものが、伝搬線15により接続されて間隔およびインピーダンスを待ち、これがソース電揺およびドレーン推長と兆に予め定めた特性のインピーダンスを行する間路網を提供する。このように、トランジスタの間有リアクタンスが、広帯域を配ける。このは、ためスイッチを設計する原考を応じたりない。非対称性に対する一般的な広帯域マッチング手述が、参考のため本文に引用される本発明の譲受け人に譲渡されたAyasliの米国特許第4、456、888号に配載されている。しかし、このスイッチは、前記チャンネル20a、20bのと々に配置された単一の電界効果トランジスタにより作動可能である。

スイッチ10の「オン」状態においては、端子12に与えられる信号が端子14に接続されるが、スイッチ10の「オフ」の状態では、端子12に与えられる信号は電界効果トランジスタを用いる 従来技術の方法と比較して比較的高い分離度で

ドレーン電極間の比較的低いインピーダンスの経路を介して伝搬回路刺15の各部を接地する。 更にまた、第2の制御倡号は第2の反対の状態を持つ端子17aに加えられ、トランジスタドBT 7を高インピーダンス状態に置き、これにより 端子12と伝搬回路 新15 間に 関回路を提供 する。

入山力婦子間に高い分離を育するモノリシック・マイクロ被換積回路の受動PETに基くスイッチの提供における問題は、回路が実際にMMICとして構成される時、寄生結合および放射、および放出により起生される。典型的には較いにようなスイッチの設計は、婚子間に比較のことができる。しかし、のような典型的な設計がMMICの実際の回路に見現される時、測定される分離は予測される分離は予測される分離は予測される分離とのような発展の分離間のこのような矛盾の原のは、現底の分離はマイクロ波設計手法が、実際の回路に提生する記ましくない結合、放射および表面に対象を

端子14から分離される。スイッチ10を提供する ため、その「オン」状態では、制御信号が増子 16aに与えられ、DC経路16および抵抗Rを 介してトランジスタFET1乃至FET6の 各々のゲート電板Gに送られ、前記トランジスタ (FET1乃至FET6) をその高インピー ダンス状態、即ちソース電極とドレーン電極間の 「オフ」状態に置く。第2の制御信号の反対の 状態が、帽子17mに加えられ、また線17および 抵抗Rを経てトランジスタドET7のゲート電極 Gに送られてFET7を比較的低インピーダンス 状態、即ちそのソース電極とドレーン電極間の 「オン」状態に置く。このため、蝎子12に送られ たRF信号が前記経路に沿って比較的低損失で 端子14に接続される。スイッチ10をその「オフ」 状態に置くため、第1の制御信号が第2の反対の 状態を持つ端子16aに加えられ、トランジスタ F E T 1 乃至 F E T 6 を低インピーダンス状態 即ち「オン」状態に置いて、解記トランジスタ FET1乃至FET6の各々のソース電極および

充分に考慮に入れないことである。これらのの望ましくない効果は、全ての不遠鏡性がエネルギを放射し、表面被を励起し、気がないの伝統では、表面を励起し、気がないの伝統を一ドを生じる情報像回路に存在機である。 更に、モノリシック・マイクロ 選手、接合の スイッチにおいてしばしば過過する概念 接合 のない 放射 および 題 あい 放射 および 現また、 望ましくない 放射 および 表面 変 動 記 と より 遠 成 され 得る 分離に 対 して 実際的 生 に より 遠 成 され らの 望ましからざる R ド を もた らす。 これらの 望ましからざる R ド 結合 が MMICスイッチ の 分離を 更に 劣化 ナス

第1図に示した回路は、第2図に関して述べる 如き構成と共に、望ましくない放射、表面放励品 および寄生結合効果を抑制することにより分離の 他下 発生を減少させ、これにより入山力増子間に高い 分離度を有するMESFET受動スイッチを提供 する。第1図に示される如き対称的なシャント (5)

世界効果トランジスタのタイポグラフィは、伝送線路における不連続性を吸小観度に抑え、これにより従来技術の周知の非対称的な方法に比較して接地インダクタンスを低減する。このスイッチにおける第2の改得点は、端子の1つ、本例では端子12と伝鞭回路期15との間に接続された政列電界効果トランジスタの使用の結果生じる。このトランジスタドピで了をその高インダクタンス点即ちピンチオフ状態に置く時、スイッチに対して改善された分離性もまた提供される。

次に、これらの望ましくない寄生効果を低減 あるいは抑制する他の改善低減について、第2図 に関して記述することにする。

第2図においては、第1図の単橋単投スイッチ10がここではモノリシック・マイクロ被集前回路10'として示される。第1図の無似要素は、第2図において同じ参照番号で示される。第2図に示される如く、本回路は、本例ではガリウム・ヒ索の半導体装板24上に形成される。トラン

ソース (S) およびドレーン (D) フィンガを 分離する速続ゲート電極を持って示されでいる。 ソース・フィンガ(S)は、1対の共通ソース 電額Sの一方に接続されている。 FET3の共通 ソース電毎Sは、メッキされたパイア19に接続 される。このようなパイア19は 復 使 グラウンド **循導体25と接続されて、図に示すように頂面導体** 18aと接続されると共に、グラウンドに対して 比較的低インダクタンスの経路を提供する。同様 に、FET6のソース低極 (S') もまた、図に 示すようにパイア19および頂面導体18bに接続 されている。別のメッキされたパイア19は、 国路10'全体にわたって分散され、就中頂部の· グラウンド而称体18a、18bを底面のグラウンド 面羽休25に接続するため使用される。相互に 組合ったドレーン・フィンガDは、ストリップ 游体15a上に設かれた非通ドレーン電極 D'に 技統される。 括板2.4 および下側のグラウンド而 郊休25と組合わされるストリップ導体15aは、 マイクロストリップ伝送線15を形成する。抵抗R

ジスタドBT1乃至FBT7に対するアクティブ 領域が基板24の第1の面248上に置かれ、周知の 手法を用いて適当にドープされて、当業者には 周知の如くMESFETのソース電衝、ドレーン 11 編およびゲート祝飯を提供する。アクティブ 領域26の提供のため、エピタキシャル成長 あるいはイオン往入の如き手法を用いること ができる。また第2阕に示されるように、前紀 トランジスタド B T l と F E T 4 、 F E T 2 と FET5およびFET3とFET6の対が、 第1関に関して述べたように、対称的なシャント 結合で配置される。ここでは、トランジスタ FET1乃至FET7の各々は、参考のため本文 に引用された本発明の譲受け人に譲渡された1988 年12月16日出版のSchlinder等の米国特許出版 第285.173号に関連して記載されるタイプの連続 ゲート・トランジスタである。

次に、第2A図においては、かかるトランジス タの例示的な対、ここではFET3とFET6が、 桃丘に 組合わされた(インターディジタル)

は、これも本発明の譲受人に譲渡された米国特許 坊4.543.535号に関して一般的に配敷される 如きタイプのオープン・ゲート電界効果トラン ジスタによりこの回路に提供される。ここで、 **ルーアクティブ領域26が、両方のトランジスタ** FET3、FET6ならびにマイクロストリップ 伝送線15のストリップ導体15aの下方に配置 される。アクティブ領域26は、シリコンが略々 1 × 10 1 6 か ら 3 × 10 17 a / c c の N タイプの ドーパント濃度を有する。約1×10' a/cc シリコン以上のドーパント濃度を持つコンタクト 領域26aもまた、26上に設けられて、ソース およびドレーン・フィンガとオーミック接触を 形成する。ゲート概模Gが、アクティブ領域26 とショットキー・パリア接触において配置 される。

第2図に示される如きスイッチ10'の1つの 特徴は、基板24の頂部面上における導体領域の 使用である。一連のパイア穴19による下側の グラウンド面導体24と接続されるこれらの導体 (6)

18 a、18 b もまた、上記の如くグラウンド面導体として働き、望ましくない結合、放射および表面・伝養の抑制を助ける。第 1 図に関して述べた如き対をなす対称性のシャント F B T の使用は、 頂部面のグラウンド面準体 18 a、18 b と共に、マイクロストリップ伝送線 15 のストリップ将体 15 a(第 2 図)上のエネルギが伝鞭して端子 12 および 1 4 間にその「オフ」状態において比較的高い分離性を以て R F スイッチ 10 を提供する 限定されたチャンネルを提供する。第 2 図の領域 2 l は、1 対の交差する導体を電気的に分離する 従来の空気ブリッツ・オーバーレイ即ち誘電性 交叉部を示している。

第 1 図および第 2 図に示された回路は、スイッチ10'のオフ状態にある端子12および14間の高い分離性を提供するこのようにいくつかの改善を包含するものである。第 1 の改善点は、先に述べた如き対をなす対称的なシャント接続された『ETの使用である。第 2 の改善点は、メッキされたパイア19を介して下側のグラウンド

コネクタ64 a 乃至64 c および65 a 乃至65 d と、 回路10'を収受する中心部の凹部66間に通路を 提供するように配置される。前68はマイクロ ストリップ伝送線を収受して、回路10、を同軸 コネクタ64m乃至64cおよび65m乃至65dに相互 に逃結する。第2図の回路においては、コネクタ 64a、64cがRF端子として使用し、コネクタ 65a、65dは制御信号端子として使用することが できる。パッケーツ60のペース62における歳68 および四部66は更に、コネクタ64a、64c間の 分離性を改善しあるいはその劣化を低減する。 マイクロストリップ伝送ェレメント69は渡68の. 各々に挿入され、基板69a、ここではその第1° の面上に置かれたグラウンド面導体69 b と、 パターン状のマイクロストリップ導体、ここでは その第2の反対而上に置かれた69cとを持つ アルミナを含む。遊位性エポキシを用いて、 マイクロストリップ伝送エレメント69の グラウンド面を渡68内に固定する。このような 伝送エレメント69は、ここではRF接続と

面部体25に接続されるグラウンド面部体として 落板24の面部面24a上にグラウンド面部体18a、 18bを形成することにより提供されるチャンネル 化されたマイクロストリップ伝送線15を使用する ことである。面部面のグラウンド面部体18a、 18bは、表面被の伝鞭を抑制する。更にまた、 約3枚の基板厚さ以上離れた回路上の部体の 間隔が面結合を低減し、これにより分離性を改善 する。

次に第3図においては、高い分離性のRFスイッチ間路10 に特に適合するパッケーツ60が、森ちゅうの如き機械用金属からなり、憩ましくは金を報せた如き非常に夢堪事の高い金属のコーティング(番号を付さず)を有するベース62を含むように示されている。このパッケーツ60は更に、その上にマイクロストリップの遷移部ロネクタ64a乃至64cおよび65a乃至65dを有する。ベース62は、チャンネル即ち続68を有する。ここで、前記譯68は比較的深く、同軸

パイアス接続の双方に使用される。

次に第4図においては、単稿双投スイッチ30が、 第1の組40a即ち複数のFBT、ここでは FET1乃至FET3と、第2の組40b即ち複数 のFET、ここではFET4乃至FET6とを 含むように示される。このような和40a、40bは、 スイッチ30に対する第1の経路を提供する。この ようなトランジスタFET1とFET4、FET 2 & FET5, # LUFET3 & FET60 各対は、第1の伝染回路期35aに接続される。 回路類35a、ここではマイクロストリップ伝送線 は、一袋部が同路30の第1の分は電子34点と接続 され、第2の端部は規33の接合部と第1図の FET7と類似する直列接続されたFBT7との 間に接続された分岐部33aを持つ共通のマイクロ ストリップ伝搬回路網33に接続されている。入力 伝送線33は、一端部がスイッチ30の共通端子32と 接続されている。このため、スイッチ30に対する 第1の経路は、共通蝎子32と分岐蟷子34aとの脚 に提供される。

(7)

第2の経路42は、トランジスタ42a、42bの第3と第4の組、即ちトランジスタFET10万至・FET12と、それぞれ第2の伝搬回路網35bを介して接続されたFET13万至FET15を含む。ここでは、第2の直列接続されたトランジスタFET16が、伝搬回路網35bと共通伝搬回路網33の第2の分岐部33bとの間に配置され、これにより共通端子32に接続される。FET16の第2の抵極が回路網35bは、図に示すように順次トランジスタFET10、FET13、、等の対の各々のドレーン電極を相互に連結する。このため、第2の経路42が、共通端子32と第2の分岐端子34b間に提供される。

前記トランジスタドET1乃至FET3の各々のソース電極は、図示の如く導体45 a を介して 基準低位に接続されるが、トランジスタFET4 乃至FET6およびFET10万至FET12の ソース電極は、これも図示の如く中心部導体46に 接続されている。FET13万至FET15の

FET 6 の名々を高インピーダンス状態に置く。 制御信号が端子 3 8 a 、 3 9 a に送られて、トラン ジスタFET 1 6 をを高インピーダンス状態に、 またトランジスタFET 1 0 乃至FET 1 5 を 低インピーダンス状態に置く。このモードに おいては、端子 3 2 は端子 3 4 b から実質的に分離 され、端子 3 4 は端子 3 4 a に接続される。

このように、上記の制御信号の各々の反対の即ち相額的な状態は、当業者により略々全般的に理解されるように、接続端子36a、37b、38a、39aに与えられて、端子32、幅子34b間に信号を接続し、また端子34aからのこのような信号を分離する。

次に、第5 図においては、単極双単投スイッチ30は、第4 図に関して一般的に述べるように、スイッチ10に対して第2 図に関して述べた如き一般原理を用いてモノリンック・マイクロ被集税 回路30 として形成された状態で示されている。しかし、ここでは、第4 図に関して一般的に述べた如き路要素に加えて、別の対の直列に接続

トランジスタのソース電極は、これまた図示のように第3の導体45 b に接続されている。トランジスタドET1乃至FET6の各々のゲート電極 G は、各プルアップ抵抗R およびDCパイアス線 36を介して第1の制御ポート36 a に接続されている。第2の制御ポート37 a は、第1図に関して一般的に述べたように、線37 および抵抗Rを介してFET7のゲート電極に接続される。 第3の制御端子38 a が線38 および抵抗Rを介してFET10万至FET15のゲート電極Gに接続されかつ第4の制御端子39 a が線39 および抵抗R を介してトランジスタFET16 に接続されるように、チャンネル42に対する同様な構成が提供される。

スイッチ30の作動は第1図に関して記述したものと略々類似し、これにより増予32および34a間に信号を接続しかつ増予34bを分離し、制御信号は増予37aに送られてトランジスタドCT7を低インピーダンス状態に置き、第2の信号は増予36aに送られてトランジスタドET1乃至

されたトランジスタFET7 およびFET16 が、 このスイッチの分岐端子34a、34bを伝搬回路網 の伝播線35 a 、35 b の各々に接続するため設け られる。単に別の分岐線33a、33b(第4図) は木例では使用されない。これらは、共通の マイクロストリップ伝搬回路網33を対をなす直列 接続されたトランジスタドET7、FET16に 直接当てることにより収除かれる。第5図に 示されたデバイスの構造のこれ以上の詳細に ついては、特に第2図および第2A図の論識に 似らせば当業者には明らかになるであろう。 このため、ここでは、チャンネル化された マイクロストリップ伝送線35aが複数の対称性の シャント接続されたFET、即ち、図に示す ように群体領域45a、46間に接続あるいは配置 ANAFET12FET4、FET22FET5、 PET3とFET6により提供されるといえば 充分であるう。岡様な構成はチャンネル42に 対しても提供される。構造の他の詳細については 第2回に関して一般的に配述され、このため、

特開平3-145801(8)

間潔にするためここでは緑返さない。導体45m、 45 b、46は、これも第2図に関して記述した・ ように、パイア穴19により、甚板44により支持 される下側のグラウンド而帯体(図示せず)に 接続される。第3図に示した如きパッケージが 回路30をパッケージするため用いることができる。 ここで、将体65a 乃至65 d が D C 創御信号を Rドスイッチ30に送られるが、尋休64a、64c はスイッチ30に対する分岐ポートを提供し、 コネクタ64 b がスイッチ30に対する我面ポート を提供する。また第1図に関して述べたように、 スイッチ30は複数対のシャントFETが設けられ、 かかるシャントFETの各々はそのソース電極と ドレーン電極間に無効(リアクティブ)インピー ダンスを有する。この無効インピーダンスは、 周知の如く、分散回路原理を用いて広帯域回路網 を提供し、これにより比較的高い分離性を 合む広帯域特性を育するスイッチを提供する 伝送線15(第1図)を設計する際、考慮に入れ られる。


10… 単極単投スイッチ、12、14…スイッチ信号 端子、15…マイクロストリップ伝送線、16…共通 弱体、17、18…導体、19…パイア穴、20…電界 効果トランジスタの組、24…半導体基板、25… グラウンド面導体、26…アクティブ領域、30… 単級投スイッチ、32…共通端子、33…共通の マイクロストリップ伝搬回路網、34…分岐端子、 35…伝搬回路網、36… D C パイアス線、42… チャンネル、44… 基板、46… 源体、60…パッケージ、62… ペース、84、65… 同触導体 (コネクタ)、66…凹部、68… 浦、69…マイクロ ストリップ伝送エレメント。

代理人 拍班 褐 独 株 工

(8) 本発明の③ましい実施施様について紀述したが、当業者には、これらの概念を包含する他の実施機様が使用できることが明らかであろう。例えば、トランジスタの大きさの如き回路構成要素の結婚を最適化するためCADルーチンを用いることができる。スペースを節載するため伝送線の曲折を使用することができ、また他のRFスイッチ形式も実現することが可能である。従って、これらの実施機様は開示された実施機様に限定されるべきではなく、むしろ通告の特許請求の範囲によってのみ限定されるべきものと考える。

4. 関節の簡単な説明

第1関は水発明による単極単投スイッチの概略 図、第2図はモノリシック・マイクロ被集剤回路 として形成された第1図のスイッチの平面図、 第2A図は水発明の更に別の特質により1対の シャント接続FETの構造の詳細を示すため拡大 された第2図に示したスイッチの一部の線2A-2Aに関する拡大平面図、第3図はスイッチ間に






Fig. 2






Fig. 2A

特閒平3-145801 (10)

Fig. 4





(11)

第1頁の続き

⑦発 明 者 シエアウッド・エイ・ アメリカ合衆国カリフオルニア州サンタ・パーパラ、ペプ モクオーウエン・ジュ ル・ヒル・プレース 208

ニアー